1. Unix/Linux操作系統(tǒng)使用
2. 文本編輯器VIM
3. 數(shù)字電路技術(shù)基礎(chǔ)
4. 電路
5. 數(shù)字邏輯設(shè)計(jì)
6. 數(shù)字集成電路設(shè)計(jì)流程
7. Verilog HDL硬件描述語言和電路設(shè)計(jì)技術(shù)與技巧
8. 驗(yàn)證工具的使用
9. 設(shè)計(jì)和驗(yàn)證初步
10.數(shù)字電路驗(yàn)證
1)驗(yàn)證平臺(tái)的建立
2)測(cè)試驗(yàn)證要點(diǎn)
12.設(shè)計(jì)綜合(synthesys)
13.仿真測(cè)試
14.靜態(tài)時(shí)序分析
15.設(shè)計(jì)技巧
17.實(shí)戰(zhàn)演練:
1)RTL coding
2)綜合 A
18.數(shù)字前端全流程設(shè)計(jì)工具
19.相關(guān)工藝庫文件IC技術(shù)
20. 邏輯綜合初步以及SYNOPSYS DC等綜合工具的使用
21. 設(shè)計(jì)技術(shù)
重點(diǎn)講解數(shù)字電路設(shè)計(jì)的綜合技術(shù)的基本概念,綜合流程和工程經(jīng)驗(yàn),使學(xué)員掌握基于synopsys DC的綜合技巧。
內(nèi)容包括:
綜合機(jī)理的分析;組合電路和時(shí)序電路實(shí)現(xiàn)規(guī)則和實(shí)例分析;基于tcl綜合的流程,優(yōu)化處理和調(diào)試技術(shù);綜合處理與后端流程的聯(lián)系;可綜合代碼技術(shù);
SOC 靜態(tài)時(shí)序分析技術(shù)
介紹靜態(tài)時(shí)序分析技術(shù);使學(xué)員掌握基于Synopsysy PrimeTime的靜態(tài)時(shí)序分析技術(shù)。
內(nèi)容包括:
背景分析;工具的使用;靜態(tài)時(shí)序分析模式選擇;注意事項(xiàng)及需深入研究的內(nèi)容
22、LAYOUT設(shè)計(jì)流程。基于芯片的Layout技術(shù)及基于??encounter工具的相關(guān)數(shù)字流程,包含在DC中的網(wǎng)表提取、布局、平面規(guī)劃、電源規(guī)劃、布局、布線等技巧。
23、項(xiàng)目介紹。立項(xiàng)分析、實(shí)現(xiàn)方案的規(guī)劃。
24、SOC系統(tǒng)的設(shè)計(jì)方法學(xué)。基于Snopsys & cadence EDA Tools Chain實(shí)現(xiàn)的完整IC設(shè)計(jì)流程、數(shù)字設(shè)計(jì)庫的介紹,分析、創(chuàng)建,及使用。
25. 項(xiàng)目設(shè)計(jì)實(shí)訓(xùn):
實(shí)訓(xùn)項(xiàng)目.LCD設(shè)計(jì)、驗(yàn)證合